前言：

雙電阻和三電阻的采樣方案比較常見了，原理比較簡單。隨著成本的壓力和技術的進步，現(xiàn)在單電阻采樣的方式越來越常見。

本篇文章，來解析單電阻采樣的原理以及注意點。

(相關資料圖)

正文：

雙電阻和三電阻，為了能采樣到三相電流，必須在零矢量時刻采樣，基于Ia+Ib+Ic=0前提下，三相電流形成了回路。

單電阻采樣不能在零矢量時刻采樣，因為零矢量時刻，唯一的直流電阻采樣到的電流就是零。

那么反過來說，單電阻采樣必須在非零矢量時刻進行。

100矢量

采用七段式SVPWM模式下，當100矢量下，A相開上管，B/C相開下管。

在電動模式下，電流從A相上管MOSFET流入電機，然后從電機流入B/C下管MOSFET。

在發(fā)電模式下，電流從B/C相下管的續(xù)流二極管流入電機，從電機經(jīng)由A相上管續(xù)流二極管流入直流電容。

無論上述哪種情況，流經(jīng)DC-采樣電阻的直流電流都是Ib和Ic，根據(jù)Ia+Ib+Ic=0的前提下，可以采樣到Ia。

110矢量

采用七段式SVPWM模式下，當110矢量下，A/B相開上管，C相開下管。

在電動模式下，電流從A/B相上管MOSFET流入電機，然后從電機流入C下管MOSFET。

在發(fā)電模式下，電流從C相下管的續(xù)流二極管流入電機，從電機經(jīng)由A/B相上管續(xù)流二極管流入直流電容。

無論上述哪種情況，DC-直流電流的都是Ic，進而采樣到Ic。

所以說，在同一個開關周期內(nèi)，兩次非零矢量下，根據(jù)不同的矢量，直流電流代表了不同的相電流。矢量和相電流對應關系如下：

矢量和相電流對應關系

一個開關周期內(nèi)兩次采樣

如上圖所示，在000和111矢量下，直流電流為零，這時候采樣直流電阻電壓，只能作為電流采樣偏置使用。

在101和100矢量下，可以分別采樣兩次相電流，并且因為矢量不同，是不可能兩次采樣同一相電流的。

對于一次采樣行為，該矢量被分為兩段，一段是相電流的上升和穩(wěn)定時間，另外一段是等電流穩(wěn)定后即可進行ADC采樣。所以說，采樣點是不固定的，采樣得到的電流和相對應關系也是和SVPWM矢量息息相關的。

電流采樣回路的延時

電流采樣的延時，具體包括以下環(huán)節(jié)：

Tr 運放的壓擺率決定的上升時間，us級

Ts 運放輸出穩(wěn)定時間，us級

TPD MOS門級驅動器的傳輸延時，ns級

TS&H ADC采樣、保持、轉換時間，us級

TDT 開關器件的開關延時以及死區(qū)，us級

一般確定采樣點，需要考慮以上延時。因為所有的采樣點基于MCU的計數(shù)器來確定，但是最后執(zhí)行到開關元器件，再到最后運放建立輸出，是存在以上延時的。重點是運放輸出，以及開關器件執(zhí)行的延時以及死區(qū)導致的偏移。

另外ADC觸發(fā)采樣后，要留足寬度用于ADC的保持、轉換。

當處于某些矢量情況下，采樣寬度不夠時，就必須對計算出的矢量進行偏移操作，移動出足夠用于采樣的脈寬，這就是單電阻采樣的難點。

壓擺率：

壓擺率，直接決定了運放的輸入到輸出上升的時間。其穩(wěn)定時間取決于運放的帶寬，增益以及精度等其他指標。

運放的輸入到輸出

以上圖為例，綠色是檢測電壓，到運放1.2V的輸出存在800ns的延時，說明其壓擺率為：1.2V/800ns=1.5V/us，這個指標是偏低的。

以領芯微的LCM32F037系列為例，壓擺率達到了5V/us，保證了運放輸出能夠快速建立。

領芯微MCU內(nèi)置運放

TI常用的單電阻采樣電路如下圖：

TI單電阻采樣電路

上圖是經(jīng)典的差分放大電路，DC Bus shunt 是單電阻，R25+R106與R26+R108,R109,R52構成差分放大電路，+3.3VD提供直流偏置。

大家需要注意的是，整個采樣電路，輸入端口僅僅只有C17這一個差分濾波電容，C84屬于共模噪聲抑制電容。

當R25=R26=100ohm, C17=3.3nF, 運放輸入和輸出是如下波形：

運放穩(wěn)定時間976ns

運放的上升加穩(wěn)定時間大約是976ns，藍色是電阻流過電壓，因為線路板寄生電感以及開關器件的耦合，產(chǎn)生了較大幅度尖峰，所以需要C17進行濾波，設置相對低的濾波截至頻率，雖然上升時間較長，但是可以快速穩(wěn)定，防止運放輸出的振蕩。

如下圖，R25=R26=100ohm, C17=330pF, 可以快速上升496ns, 但是運放輸出會振蕩，需要一定的穩(wěn)定時間。

運放輸出振蕩

錯峰采樣

前文提過，單電阻采樣，必須在兩個非零矢量的時候分別采樣兩相相電流。如下圖所示，粉紅色是運放輸出電壓，因為運放電路設計合理。所以運放輸出快速建立并穩(wěn)定，ADC能夠采樣到真實電流：

非零矢量錯峰采樣

如下圖，如果ADC性能好，采樣電路噪聲小，哪怕采樣窗口僅僅1.24us也能采樣到相電流。這種情況，說實話我覺得比較極限。一般能做到3us，已經(jīng)很好了。

采樣窗口僅僅1.24us

下圖我是沒想明白，為什么死區(qū)會造成電流的延時出現(xiàn)？這里就必須考慮偏移采樣點。

電流偏移到采樣窗口外

實際項目，除了合適的采樣窗口和采樣點，電路設計，還需要對采樣增益和采樣偏置進行校正，有效提升了采樣精度：

采樣誤差

雙電阻/三電阻采樣

對于雙電阻或者三電阻采樣，因為是在零矢量的中間采樣，可以留出更大的脈寬，所以說單電阻采樣對運放帶寬要求更高。

雙電阻采樣點

雙電阻采樣也需要對采樣增益和采樣偏置作校正，校正前后誤差對比如下：

雙電阻采樣誤差校正對比

領芯微參考設計

領芯微單電阻采樣

領芯微的單電阻設計和TI類似，除了C35的100pF濾波電容，沒有其他電容。尤其是OPA0N/OPA0P，千萬不能對地加濾波電容，會直接改變電阻上電壓的波形，最后影響運放輸出的建立，采樣失敗。MOS的ds也不要加電容，有可能導致電流波形的畸變，因為單電阻采樣對電流流過電阻的信號是非常敏感的。

C35濾波后電壓直接輸入MCU，內(nèi)置運放和差分放大電阻，集成度相當高。

運放接MCU

運放內(nèi)部結構

運放的內(nèi)部結構如上圖，通過OP0P和OP0N輸入到運放，內(nèi)部電阻R1是15k，R2可以從15k到480k通過寄存器配置，放大倍數(shù)從1到32倍。集成了ADC_REF/2的偏置電壓，運放輸出和ADC，比較器，輸出都可以靈活配置。

參考資料：

TI Designs Current Sensing With <1-μs Settling for 1-, 2-, and 3-Shunt FOC Inverter Reference Design

往期文章：

這個國產(chǎn)替代不得了

股票被套了。。。

快看，TI的秘籍（一）

120人了！

GPT-4是這樣搞電機的。。。

TI FAST如何采集電機相電壓

MOSFET 并聯(lián)關鍵參數(shù)

如何設計大功率BLDC控制器（一）